Techniklexikon

SDFL

Engl. Abk. für Schottky diode FET logic, Schottky-Dioden-FET-Logik. Variante der MESFET-Technik zum Aufbau extrem schneller Logikgatter. Die S. ist eine Dioden-Transistor-Logik für digitale GaAs-IS, d. h., in einem S. -Gatter werden als Schaltelemente Schottky-Dio-den, als Lastelemente integrierte GaAs-FET verwendet, die als Depletion-Transi-storen arbeiten. Ein S. -Gatter erfordert wie die BFL zwei unabhängige Versorgungsspannungen VDD und Vss und einen Pegelumsetzer. Die parallelliegenden Schaltdioden VA bzw. VB realisieren eine logische ODER-Funktion und gewährleisten zugleich eine bestimmte Pegelverschiebung, die Schottky-Diode VP sorgt für die endgültige Pegelanpassung. Der Transistor VQ ist eine Konstant-Stromquelle und liefert die Diodenvorspannung, während die Transistoren VL und Vs den Ausgangstreiber darstellen und die Inverterfunktion bewirken, so daß am Ausgang eine NOR-Funktion vorliegt (NOR-Gatter). Die S. wurde aus der BFL entwickelt, um deren Nachteile zu überwinden. Sie ermöglicht Gatter-Verzögerungszeiten zwischen 70 und 150 ps bei wesentlich kleineren Gatter-Verlustleistungen (2 bis 0, 2 mW), d. h. einen PDP-Wert von etwa 0, 1 pJ. Da ein In-verter nur noch drei Transistoren erfordert und die Schaltdioden sehr wenig Chipfläche benötigen, ist die Packungsdichte sehr viel höher, so daß mit der S. erstmalig LSI-Schal-tungen auf GaAs-Basis hergestellt werden konnten. Bisher gefertigte Labormuster (8 x 8-bit-Parallel-Multiplizierer) arbeiten mit der lO-fachen Schaltgeschwindigkeit wie Siliciumbauelemente und vereinigen mehr als 1000 Gatter, d. h. über 6000 Funktionselemente. Des weiteren wurden MSI-Schaltungen hergestellt, die mit Taktfrequenzen bis zu 2 GHz betrieben werden können (Gigabit-Logik).