Verringerung der Abmessungen der Bauele mente einer IS und damit der Größe des Chips bei Gewährleistung der Funktions fähigkeit. Die ständige Verbesserung der Herstellungstechnologien ermöglicht eine Verringerung der Strukturgröße mit Hilfe des CAD. Dadurch kann eine größere Anzahl von Chips auf einem Wafer hergestellt werden, d. h., die Ausbeute erhöht sich, und die Kosten je Chip sinken. Da außerdem die Größe parasitärer Bauelemente (z. B. die unerwünschten Kapazitäten von Leitbahnen upd pn-Übergängen) abnimmt, wächst z. B. bei digitalen IS die Schaltgeschwindigkeit. Die S. wird durch Effekte wie die Erhöhung des Leitbahnwiderstands bei Strukturverkleinerung und die Verringerung der Durch-bruchspannung bei Verringerung der Gateisolatordicke (beim MOSFET) erschwert.
Das freie Technik-Lexikon. Fundierte Informationen zu allen Fachgebieten der Ingenieurwissenschaften, für Wissenschaftler, Studenten, Praktiker & alle Interessierten. Professionell dargeboten und kostenlos zugängig.
TechniklexikonModernes Studium der Physik sollte allen zugängig gemacht werden.