Techniklexikon

dynamisches RAM

Elektronik, Halbleiterphysik, DRAM, Dynamic Random Access Memory, dynamischer Halbleiterspeicher, in dessen Speichermatrix sich pro Bit als Speicherzelle ein Kondensator befindet, dessen Speicherkapazität in der Grössenordnung von 10 ^{- 2}pF liegt. Die binäre Informationsspeicherung erfolgt über die Aufladung dieser Kapazität. Die Adressierung der Speicherzelle geschieht über einen Transistorschalter, der sie mit der Datenleitung (Bitleitung, BL) verbindet. Um die Speicherzelle zu lesen oder zu schreiben, wird die Wortleitung (WL) auf einen hohen Spannungspegel gelegt, wodurch sich der Transistorschalter öffnet und die Speicherzelle mit der Datenleitung verbunden wird. Entsprechend der gewünschten binären Speicherinformation (0 oder 1) wird die Kapazität beim Schreiben geladen oder entladen. Beim Lesen der Information, wird durch die gespeicherte Ladung auf der Datenleitung eine kleine Spannungsänderung erzeugt. Diese wird von einem empfindlichen Verstärker in die ursprünglichen Signalpegel für 0 und 1 umgesetzt und über einen Decoder zum Datenausgang weitergereicht. Wegen der kleinen Kapazitäten der Speicherzellen und unvermeidlichen Verlustströmen, ist eine periodische Speicherauffrischung (Refresh-Zyklus) des Ladungsinhaltes notwendig. Dazu werden die Bitmuster Zeilenweise umkopiert und anschliessend zurückgeschrieben, wobei sie verstärkt werden. Durch diese von der zentralen Verarbeitungseinheit oder von einen Speichercontroller durchgeführten Auffrischvorgänge sind DRAMs relativ langsam (ca. 50 ns), deshalb wird für schnelle Prozesse meist statisches RAM verwendet (Cache).

dynamisches RAM: Speichermatrix mit je einer Speicherzelle für ein Bit. Die Speicherung erfolgt über die Aufladung des Kondensators C in einer Speicherzelle, zur Adressierung dienen die Transistoren T, die Informationsleitung (Lesen, Schreiben) geschieht mittels der Wortleitung (WL) und Bitleitung (BL).